muroanxfile019
Member
TSMC đã thực hiện nhiều báo cáo trong vài ngày qua liên quan đến tương lai của việc ra mắt các sản phẩm trên dây chuyền 16nm và 10nm. Theo foundry đến từ Đài Loan, họ đã đạt các cột mốc quan trọng trên cả hai dây chuyền này.
Đầu tiên, hãy quay trở lại với các con số trên các mẫu xác nhận ban đầu (các sản phẩm mẫu) của cái mà họ gọi là 16FF (đây là chuẩn FinFET 16nm). Công ty này viết: "Các kết quả Silicon trên dây chuyền 16FF cho thấy bộ xử lý “lớn” Cortex-A57 đạt được mức xung 2.3GHz cho mức hiệu năng di động tối đa được duy trì bền vững". Đó là cụm từ "hiệu năng di động tối đa được duy trì" (sustained mobile peak performance) được thể hiện khá hời hợt ở mức gần như là không thể hiểu được. Tất cả các CPU di động hiện đại từ tất cả các nhà cung cấp đều điều chỉnh dưới mức tải cho phép duy trì liên tục và được thiết kế để làm như vậy nhằm duy trì tuổi thọ pin và giúp thiết bị không quá nóng. "Hiệu năng di động tối đa được duy trì" có thể có nghĩa là "tốc độ xung nhịp của chip có thể giữ trong một khoảng thời gian không xác định", hoặc nó có thể có nghĩa là "Đây là hiệu năng tối đa con chip có thể duy trì trong một khoảng thời gian không xác định". Ở đây, nếu hiệu năng tối đa có thể kéo dài 10 phút là một chuyện nhưng nếu nó chỉ kéo dài 10 giây, đó lại là chuyện khác.
TSMC cũng tuyên bố rằng, chip hiệu năng thấp hơn là Cortex-A53 được chế tạo trên dây chuyền 16nm FF sẽ tiêu thụ chỉ 75mW "cho việc xử lý các khối lượng công việc phổ biến nhất". Một lần nữa, đây là một bước tiến đáng kể. TSMC cũng đang thảo luận về một loại tiến trình FinFET mới (gọi là FF+), dự kiến sẽ bắt đầu việc đẩy mạnh vào cuối năm nay và sẽ cung cấp hiệu năng tăng thêm 11% cho Cortex-A57 và giảm 35% năng lượng tiêu thụ cho Cortex-A53 khi chạy trong chế độ tiêu thụ điện năng tối thiểu.
Vậy TMSC đã đi đến đâu với node 10nm?
Vài ngày vừa qua, TSMC đã công bố họ đã ký kết một thỏa thuận mới với ARM để hỗ trợ phát triển tại node 10nm, với việc tìm hướng phát triển mới ngay từ quý 4 năm 2015, như bằng chứng cho thấy rằng TSMC sẽ cố gắng rút ngắn và chấm dứt khoảng cách sản xuất giữa họ và Intel. Tuy nhiên, nhìn từ những dữ liệu trong quá khứ, vẫn có một khoảng cách đáng kể giữa giai đoạn từ lúc TSMC khởi đầu những nghiên cứu đầu tiên trên một node mới cho tới khi các hệ thống phần cứng được xây dựng trên node đó sẵn sàng được đưa vào hoạt động.
Tóm lược các dự án trọng tâm của TSMC R&D
Báo cáo thường niên năm 2008 của TSMC cho thấy chương trình 28nm của họ đã vượt qua giai đoạn “tìm hướng đi” như thường lệ, mặc dù họ đã không ra mắt lượng sản phẩm cụ thể nào cho đến năm 2011. Vào thời điểm đó, công ty đã đạt được những khám phá từ rất sớm của tiến trình 22/20nm, mà họ đã chính thức bắt đầu vào năm 2010 (theo báo cáo thường niên của năm đó).
Nói cách khác, theo các lịch trình của TSMC được thiết lập bởi việc rút ngắn các node tiến trình bán dẫn, công ty bắt đầu “tìm hướng đi” (pathfinding) khoảng 3-4 năm trước khi các công nghệ trên node mới thực sự sẵn sàng đưa vào sản xuất. Không có gì sai với tiến độ đó và nó không làm chậm cả quá trình, đặc biệt nếu chúng ta xem xét và thấy được những khó khăn đồng thời trong việc tìm kiếm các giải pháp thay thế cho EUV tại node 10nm, nhưng chắc hẳn đó là một ví dụ trực quan về cách công bố thời gian trong kế hoạch cải tiến công nghệ của các công ty gia công chip, và nó tạo ra một ấn tượng rằng lộ trình không nhất thiết phải chính xác. Thông cáo báo chí thứ hai của TSMC không đề cập đến EUV trong tất cả các điểm, điều này xác nhận một nghi ngờ của chúng ta là công nghệ thế hệ tiếp theo này sẽ vẫn là thế hệ tiếp theo trong một thời gian dài nữa.
Nếu TSMC giữ đúng nhịp trong lộ trình của họ, chúng ta sẽ thấy các lô hàng 16nm đầu tiên vào cuối năm 2015 với việc áp dụng chủ đạo trong năm 2016. Trên thực tế, có thể chúng ta sẽ thấy FF+ 16nm của công ty được thông qua vào cuối năm 2016 hoặc đầu năm 2017 như là một bước đệm trước khi lô hàng 10nm bắt đầu vào năm 2017 hoặc năm 2018. Mặc dù lộ trình của TSMC là vậy nhưng có lẽ chúng ta hẳn sẽ phải đợi lâu hơn thế.
Đầu tiên, hãy quay trở lại với các con số trên các mẫu xác nhận ban đầu (các sản phẩm mẫu) của cái mà họ gọi là 16FF (đây là chuẩn FinFET 16nm). Công ty này viết: "Các kết quả Silicon trên dây chuyền 16FF cho thấy bộ xử lý “lớn” Cortex-A57 đạt được mức xung 2.3GHz cho mức hiệu năng di động tối đa được duy trì bền vững". Đó là cụm từ "hiệu năng di động tối đa được duy trì" (sustained mobile peak performance) được thể hiện khá hời hợt ở mức gần như là không thể hiểu được. Tất cả các CPU di động hiện đại từ tất cả các nhà cung cấp đều điều chỉnh dưới mức tải cho phép duy trì liên tục và được thiết kế để làm như vậy nhằm duy trì tuổi thọ pin và giúp thiết bị không quá nóng. "Hiệu năng di động tối đa được duy trì" có thể có nghĩa là "tốc độ xung nhịp của chip có thể giữ trong một khoảng thời gian không xác định", hoặc nó có thể có nghĩa là "Đây là hiệu năng tối đa con chip có thể duy trì trong một khoảng thời gian không xác định". Ở đây, nếu hiệu năng tối đa có thể kéo dài 10 phút là một chuyện nhưng nếu nó chỉ kéo dài 10 giây, đó lại là chuyện khác.
TSMC cũng tuyên bố rằng, chip hiệu năng thấp hơn là Cortex-A53 được chế tạo trên dây chuyền 16nm FF sẽ tiêu thụ chỉ 75mW "cho việc xử lý các khối lượng công việc phổ biến nhất". Một lần nữa, đây là một bước tiến đáng kể. TSMC cũng đang thảo luận về một loại tiến trình FinFET mới (gọi là FF+), dự kiến sẽ bắt đầu việc đẩy mạnh vào cuối năm nay và sẽ cung cấp hiệu năng tăng thêm 11% cho Cortex-A57 và giảm 35% năng lượng tiêu thụ cho Cortex-A53 khi chạy trong chế độ tiêu thụ điện năng tối thiểu.
Sản phẩm luôn được ra mắt chậm trễ một cách đáng kể so với lộ trình của nhà sản xuất, ví dụ như đến tháng 10 năm 2014 các chip SoC 20nm mới bắt đầu được xuất xưởng.
Vậy TMSC đã đi đến đâu với node 10nm?
Vài ngày vừa qua, TSMC đã công bố họ đã ký kết một thỏa thuận mới với ARM để hỗ trợ phát triển tại node 10nm, với việc tìm hướng phát triển mới ngay từ quý 4 năm 2015, như bằng chứng cho thấy rằng TSMC sẽ cố gắng rút ngắn và chấm dứt khoảng cách sản xuất giữa họ và Intel. Tuy nhiên, nhìn từ những dữ liệu trong quá khứ, vẫn có một khoảng cách đáng kể giữa giai đoạn từ lúc TSMC khởi đầu những nghiên cứu đầu tiên trên một node mới cho tới khi các hệ thống phần cứng được xây dựng trên node đó sẵn sàng được đưa vào hoạt động.
Tóm lược các dự án trọng tâm của TSMC R&D
Tất cả những gì dưới 15nm (nay là 10nm) vẫn còn là một tương lai mịt mù.
Báo cáo thường niên năm 2008 của TSMC cho thấy chương trình 28nm của họ đã vượt qua giai đoạn “tìm hướng đi” như thường lệ, mặc dù họ đã không ra mắt lượng sản phẩm cụ thể nào cho đến năm 2011. Vào thời điểm đó, công ty đã đạt được những khám phá từ rất sớm của tiến trình 22/20nm, mà họ đã chính thức bắt đầu vào năm 2010 (theo báo cáo thường niên của năm đó).
Nói cách khác, theo các lịch trình của TSMC được thiết lập bởi việc rút ngắn các node tiến trình bán dẫn, công ty bắt đầu “tìm hướng đi” (pathfinding) khoảng 3-4 năm trước khi các công nghệ trên node mới thực sự sẵn sàng đưa vào sản xuất. Không có gì sai với tiến độ đó và nó không làm chậm cả quá trình, đặc biệt nếu chúng ta xem xét và thấy được những khó khăn đồng thời trong việc tìm kiếm các giải pháp thay thế cho EUV tại node 10nm, nhưng chắc hẳn đó là một ví dụ trực quan về cách công bố thời gian trong kế hoạch cải tiến công nghệ của các công ty gia công chip, và nó tạo ra một ấn tượng rằng lộ trình không nhất thiết phải chính xác. Thông cáo báo chí thứ hai của TSMC không đề cập đến EUV trong tất cả các điểm, điều này xác nhận một nghi ngờ của chúng ta là công nghệ thế hệ tiếp theo này sẽ vẫn là thế hệ tiếp theo trong một thời gian dài nữa.
Nếu TSMC giữ đúng nhịp trong lộ trình của họ, chúng ta sẽ thấy các lô hàng 16nm đầu tiên vào cuối năm 2015 với việc áp dụng chủ đạo trong năm 2016. Trên thực tế, có thể chúng ta sẽ thấy FF+ 16nm của công ty được thông qua vào cuối năm 2016 hoặc đầu năm 2017 như là một bước đệm trước khi lô hàng 10nm bắt đầu vào năm 2017 hoặc năm 2018. Mặc dù lộ trình của TSMC là vậy nhưng có lẽ chúng ta hẳn sẽ phải đợi lâu hơn thế.
Theo Extremetech
